PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-244368

(43)Date of publication of application: 07.09.2001

(51)Int.CI.

H01L 23/12 H01L 25/00

H05K 3/46

(21)Application number: 2000-054000

(71)Applicant: KYOCERA CORP

(22)Date of filing:

29.02.2000

(72)Inventor: IINO YUJI


IWACHI HIROMI HAYASHI KATSURA

(54) WIRING BOARD WITH BUILT-IN ELECTRIC ELEMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a wiring board with a built-in electric element in an insulating substrate, wherein a semiconductor element or the like can be flip-chip mounted on the surface of the substrate, connection reliability of the built-in electric element and a wiring circuit layer provided in a wiring substrate is excellent, and a function of the electric element is not damaged.

SOLUTION: In a wiring substrate A wherein a wiring circuit layer 8 is formed on and/or in the insulating substrate 1 and the electric element 3 is built in the insulating substrate 1, the insulating substrate 1 is constituted of a multiplayer structure comprising a first insulating layer 1a composed of a mixture of a thermosetting resin and an inorganic filler and a second insulating layer 1b containing the thermosetting resin in a fiber member, the electric element 3 of a capacitor or the like is built in the first insulating layer 1a, and the second insulating layer 1b is disposed on the top surface of the insulating substrate 1.



LEGAL STATUS

[Date of request for examination]

23.01.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3540976

[Date of registration] 02.04.2004

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2001-244368

(P2001-244368A)

(43)公開日 平成13年9月7日(2001.9.7)


(51) Int.Cl.'	識別記号	ΡΙ	テーマコート*(参考)
H01L 23/12		HO1L 25/00	B 5E346
25/00		H O 5 K 3/46	N
H05K 3/46			Q
			T
		H01L 23/12	В
		審查請求 未請求 請求項	の数6 OL (全 8 頁)
(21)出願番号	特顧2000-54000(P2000-54000)	(71) 出願人 000006633	
		京セラ株式会社	
(22)出顧日	平成12年2月29日(2000.2.29)	京都府京都市伏	見区竹田鳥羽殿町6番地
		(72)発明者 飯野 祐二	
		鹿児島県国分市	山下町1番4号 京セラ株
		式会社総合研究	所内
	•	(72)発明者 岩地 裕美	
		鹿児島県国分市	山下町1番4号 京セラ株
		式会社総合研究	所内
		(72)発明者 林 桂	•
		鹿児島県国分市	山下町1番4号 京セラ株
•		式会社総合研究	所内
! *			
			最終頁に続く

(54) 【発明の名称】 電気素子内蔵配線基板

(57) 【要約】

【課題】絶縁基板内部に電気素子を内蔵してなる配線基板において、基板表面に半導体素子などをフリップチップ実装可能であって、内蔵された電気素子と配線基板に設けられた配線回路層との接続信頼性に優れ、電気素子による機能を損なわない電気素子内蔵配線基板を得る。

【解決手段】絶縁基板1の表面および/または内部に配線回路層8を形成してなり、絶縁基板1内に電気素子3を内蔵してなる配線基板Aであって、絶縁基板1が、熱硬化性樹脂と無機フィラーとの混合物からなる第1の絶縁層1aと、繊維体中に熱硬化性樹脂を含浸してなる第2の絶縁層1bとの積層構造体からなり、コンデンサ素子などの電気素子3を第1の絶縁層1a内に内蔵してなるとともに、第2の絶縁層1bを絶縁基板1の最表面に配置する。



【特許請求の範囲】

【請求項1】絶縁基板の表面および/または内部に配線回路層を形成してなり、前記絶縁基板内に電気素子を内蔵してなる配線基板であって、前記絶縁基板が、熱硬化性樹脂と無機フィラーとの混合物からなる第1の絶縁層と、繊維体中に熱硬化性樹脂を含浸してなる第2の絶縁層との積層構造体からなり、前記第1の絶縁層中に電気素子を内蔵してなるとともに、前記第2の絶縁層を前記絶縁基板の最表面に配置し、且つ前記電気素子と前記第1の絶縁層との熱膨張差が7×10⁻⁶/℃以下であることを特徴とする電気素子内蔵配線基板。

【請求項2】前記第1の絶縁層が、熱硬化性樹脂を30~65体積%と、無機フィラーを35~70体積%の割合で含有することを特徴とする請求項1記載の電気素子内蔵配線基板。

【請求項3】前記無機フィラーが、SiO₂、Al 2O₃、AlNおよびSi₃N₄から選ばれる少なくとも1 種であることを特徴とする請求項1または請求項2記載 の電気素子内蔵配線基板。

【請求項4】前記第1の絶縁層および第2の絶縁層中の熱硬化性樹脂が、ポリフェニレンエーテル系樹脂、エポキシ系樹脂、シアネート系樹脂から選ばれる少なくとも1種を含む請求項1または請求項3のいずれか電気素子内蔵配線基板。

【請求項5】前記電気素子が、積層セラミックコンデン サからなることを特徴とする請求項1乃至請求項4のい ずれか記載の電気素子内蔵配線基板。

【請求項6】前記第1の絶縁層および/または前記第2の絶縁層に、金属粉末を充填したピアホール導体が形成されてなることを特徴とする請求項1乃至請求項6のいずれか記載の電気素子内蔵配線基板。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、LSIチップなどの電子部品を表面に実装可能であり、絶縁基板の内部にコンデンサなどの電気素子を内蔵した電気素子内蔵配線基板に関するものである。

[0002]

【従来技術】近年、通信機器の普及に伴い、高速動作が 求められる電子機器が広く使用されるようになり、さら にこれに伴って高速動作が可能なパッケージが求められ ている。このような高速動作を行うために、コンデンサ 等の受動性の電気素子を絶縁基板内部に内蔵させて、受 動性電気素子および配線部のインダクタンスを低減する ことが必要とされている。

【0003】このような問題に対処する方法として、例えば、特開平11-220262号には、回路部品内蔵モジュールおよびその製造方法において、絶縁基板を構成する絶縁層をすべて無機フィラーと熱硬化性樹脂とを含む混合物によって形成した配線基板が提案されてい

る。

[0004]

【発明が解決しようとする課題】しかしながら、この特開平11-220262号の回路基板では、基板の絶対強度が弱く、また、剛性が低いために、例えば、配線基板表面に半導体素子をフリップチップ工法により実装する場合、配線基板が変形し、フリップチップ部が反ってしまう問題があった。

【0005】また、強度を高める方法として、絶縁基板をガラスクロスに樹脂を含浸させたいわゆるプリプレグによって絶縁基板を構成することも提案されている。しかしながら、繊維体としてはガラスなど非常に限られた物質からなり、そのためにこのプリプレグ内に内蔵させたコンデンサ素子などの電気素子との熱膨張差が大きくなる場合があり、その結果、電気素子と配線基板内の配線回路層との接続性が変化したり、両者の熱膨張差によって発生する応力によって配線基板が変形し、そのために、配線基板表面の平坦性が失われ、半導体素子をフリップチップ実装することができないという問題があった。

【0006】従って、本発明は、絶縁基板の内部にコンデンサなどの電気素子を内蔵してなる配線基板において、基板表面に半導体素子などをフリップチップ実装する場合においても優れた実装性と実装信頼性を具備するとともに、内蔵された電気素子と配線基板に設けられた配線回路層との接続信頼性に優れた電気素子内蔵配線基板を得ることを目的とするものである。

[0007]

【課題を解決するための手段】本発明者らは、絶縁基板の内部に、コンデンサ素子などの電気素子を内蔵するともに、前記絶縁基板の表面に電子部品を搭載する搭載面を具備してなる電気素子内蔵配線基板における上記の課題に対して検討を重ねた結果、絶縁基板を熱硬化性樹脂と無機フィラーとの混合物からなる第1の絶縁層とと、繊維体中に熱硬化性樹脂を含浸してなる第2の絶縁層中に空隙部を形成し、該空隙部内に電気素子を内蔵するとともに、前記第2の絶縁層を前記絶縁基板の最表面に配置し、電気素子と前記第1の絶縁層との熱膨張差を7×10-6/℃以下とすることによって上記目的が達成される。

【0008】即ち、電気素子を熱硬化性樹脂と無機フィラーとの混合物からなる第1の絶縁層に内蔵させることによって、この絶縁体がフィラーの種類、量などによって絶縁層の熱膨張係数を容易に変えることができるために、内蔵する電気素子の熱膨張係数に容易に整合させることができる。そのために、熱膨張差に起因する応力の発生を抑制し、配線基板の変形や配線基板の配線回路層と電気素子との接続信頼性を高めることができる。

【0009】しかし、熱硬化性樹脂と無機フィラーとの

混合物からなる第1の絶縁層のみよって絶縁基板を構成すると、基板全体の強度が低く、特に表面の平坦性も損なわれやすい。そこで、本発明によれば、この熱硬化性樹脂と無機フィラーとの混合物からなる絶縁層の上面あるいは下面に、繊維体中に熱硬化性樹脂を含浸してなる第2の絶縁層を積層することによって、第1の絶縁層による強度の低下を抑制するとともに、配線基板の表面の平坦性をも向上し、半導体素子などののフリップチップ実装する場合においても十分に適用できる配線基板を得ることができる。

【OO10】特に、上記の構成において、前記第1の絶縁層が、熱硬化性樹脂を $30\sim65$ 体積%と、無機フィラーを $35\sim70$ 体積%の割合で含有することが望ましく、前記無機フィラーが、 SiO_2 、 AI_2O_3 、AIN および Si_3N_4 から選ばれる少なくとも1種であることが望ましい。

【0011】また、前記第1の絶縁層および第2の絶縁層中の熱硬化性樹脂としては、ポリフェニレンエーテル系樹脂、エポキシ系樹脂、シアネート系樹脂から選ばれる少なくとも1種が好適に用いられる。

【0012】さらに、前記電気素子としては、積層セラミックコンデンサを内蔵させることによって信号のノイズ除去を行なうことができる。

【0013】また、前記第1の絶縁層および/または前記第2の絶縁層に、金属粉末を充填したビアホール導体が形成されてなることによって配線基板の小型化を図ることができる。

[0014]

【発明の実施の形態】本発明の電気素子内蔵配線基板の一実施例における概略断面図を示す図1をもとに詳細に説明する。本発明における配線基板Aは、絶縁基板1の内部にキャピティ2が形成されており、そのキャピティ2内にコンデンサ素子3が内蔵されている。また、配線基板Aのコンデンサ素子3が内蔵される直上には、電子部品として半導体素子4が実装されている。

【0015】本発明において、配線基板Aにおける絶縁基板1は、コンデンサ素子3を内蔵する部分が熱硬化性樹脂と無機フィラーとの混合物からなる第1の絶縁層(以下、単にCPC層という。)1aによって構成されており、絶縁基板1の半導体素子4が実装される表面側、および/またはハンダボールパッドや接続ピンなどの接続端子が配設される裏面側に、少なくとも1層以上の繊維体中に熱硬化性樹脂を含浸してなる第2の絶縁層(以下、単にプリプレグ層という。)1bが積層形成されている。

(CPC層) コンデンサ素子3を内蔵するCPC層1aは、熱硬化性樹脂と無機質フィラーとの複合体からなるものであるが、無機フィラーには、例えば、SiO₂、AI₂O₃、AINおよびSi₃N₄の群から選ばれる少なくとも1種を好適に用いることができる。無機フィラー

は熱硬化性樹脂に対して、35~70体積%の割合で含有させることが望ましく、用いる無機フィラーの平均粒径は1. $0~20\mu$ mの範囲が最適である。このCPC層は、1層当たりの厚みが $50~150\mu$ m程度であって、内蔵するコンデンサ素子などの電気素子の大きさに応じて適宜積層されて所定の厚みに形成されている。

【0016】また、このCPC層は、熱膨張係数を任意に制御できる利点を生かし、内蔵する電気素子との-65~250℃の熱膨張差を7×10⁻⁶/℃以下、特に5.5以下とすることが必要である。これは、CPC層に電気素子を内蔵してもこの熱膨張差が大きいとこの熱膨張差によって発生する応力が大きくなり、これによって配線基板の変形などによってフリップテップ実装が難しく、また電気素子と配線基板内の配線回路層との接続性が損なわれてしまい、電気素子による特性が得られないためである。

(プリプレグ層) 一方、プリプレグ層 1 b は、繊維体とこの繊維体に熱硬化性樹脂が含浸されたものであり、1層あたりの厚さは約 1 5 O μ m以下であり、繊維体が 4 O \sim 6 O 体積%、熱硬化性樹脂が 6 O \sim 4 O 体積%の割合からなる。

J. 75.2

过

P

17.2

٠...

. E

1

【0017】繊維体としては、ガラス、アラミド樹脂の群から選ばれる少なくとも1種が用いられる。なお繊維体の線径は 10μ m以下であることが強度を高める上で望ましい。

【0018】また、この繊維体は均一に分散してなるものでもよいが、基板の剛性を高める上では、織布または不織布からなることが望ましい。

【0019】上記のCPC層およびプリプレグ層に含まれる熱硬化性樹脂としては、APPE(アリル化ポリフェニレンエーテル)樹脂、エポキシ系樹脂およびシアネート系樹脂の群から選ばれる少なくとも1種が好ましい。APPE樹脂は比誘電率が低く、誘電損失が低く、吸水率が低く、さらに、ガラス転移点が高いために、特に高耐熱性であることから、特に好ましい。さらに、混合物はフィラーとのぬれ性を改善するために分散剤やカップリング剤を含んでもよい。

【0020】CPC層中に内蔵されるコンデンサ素子3は、2つ以上の正電極と2つ以上の負電極を具備するものが好適である。このようなコンデンサ素子3の一例を図2の概略斜視図に示した。

【0021】この図2のコンデンサ素子3は、BaTiO3を主成分とするセラミック誘電体層5を積層して形成された直方状の積層体からなる積層型セラミックコンデンサからなるものであって、その積層体の外表面には、4つの正電極6aと4つの負電極6bとが独立して均等に配置形成されている。図2(a)のコンデンサ素子においては、負電極6bは各辺の中央部に、正電極6aは、各角部に形成されている。

【0022】また、積層体の各セラミック誘電体層5間

には、図2(b)に示されるようなパターンの正極用内部電極7aと図2(c)に示されるようなパターンの負極用内部電極7bとが交互に形成されており、正極用内部電極7aは、正電極6aと、負極用内部電極7bは負電極6bと積層体の端面でそれぞれ電気的に接続されている。

【0023】一方、CPC層1a中に内蔵された上記の構造のコンデンサ素子3の電子部品搭載面表面との間のプリプレグ層1bには、第1の導体層8、および第2の導体層9が形成されている。そして、この第1の導体層8は、図3(a)のパターン図に示すように、コンデンサ素子3の4つの正電極6aと、この正電極6aから直上に絶縁層を垂直に貫通して形成されたビアホール導体10を介して電気的に接続されている。

【0024】また、同様に、第2の導体層9は、図3(b)に示すパターン図に示すように、コンデンサ素子3の4つの負電極6bと、この負電極6bから直上に絶縁層を垂直に貫通して形成されたビアホール導体11を介して電気的に接続されている。なお、第1の導体層8には、負電極6bと第2の導体層9とを接続するビアホール導体11と接触しないように導体が形成された閉口12が形成されている。

【0025】そして、コンデンサ素子3の正電極6aと接続された第1の導体層8には、さらに、電子部品搭載面にかけてピアホール導体13が形成されており、基板表面に設けられた正電極用ランド14と接続されており、また同様に、コンデンサ素子3の負電極6bと接続された第2の導体層9には、さらに、電子部品搭載面にかけてピアホール導体15が形成されており、基板表面に設けられた負電極用ランド16と接続されている。

【0026】そして、絶縁基板1の表面に搭載された半 導体素子4のパンプと、前記正電極用ランド14および 負電極用ランド16と電気的に接続されている。

(製造方法)次に本発明の電気素子内蔵配線基板の製造方法について説明する。まず、CPc層形成用として、エポキシ系樹脂、ポリフェニレンエーテル樹脂などの熱硬化性樹脂とシリカ、アルミナなどの無機質フィラーとの混合材料からなる未硬化状態の絶縁シートを作製する。また、プリプレグ層用として、ガラス繊維やアラミド繊維などの繊布または不機布からなる繊維体にエポキシ樹脂などの熱硬化性樹脂を含浸した、未硬化状態の絶縁シートを作製する。

【0027】そして、まず図4の工程図に示すように、上記CPC層絶縁シート20に対して、コンデンサ素子を内蔵するキャビティ21をパンチングなどによって形成する(a)。一方、プリプレグ層絶縁シート22に対してレーザー加工法により、ビアホール23を形成し、そのビアホール23にCu粉末などの導電性粉末を含有する導電性ペーストを充填してビアホール導体24を形成する(b)。その後、このプリプレグ層絶縁シート2

2の表面に、導体層25を形成する(c)。この導体層25は例えば、Cu箔、Al箔などの金属箔をに絶縁シートの表面に貼着した後、レジスト塗布、露光、現像、エッチング、レジスト除去の工程によって所定のパターンの導体層を形成する方法、またはあらかじめ、樹脂フィルムの表面に前記金属箔を貼着して上記と同様にして所定のパターンの導体層を形成したものを前記絶縁シートの表面に転写する方法がある。このうち、後者の方法は、絶縁シートがエッチング液などにさらされることがなく、絶縁シートが劣化することがない点で後者の方が好適である。

【0028】そして、CPC層用絶縁シート20のキャビティ21内にコンデンサ素子26を設置するとともに、この絶縁シート20の上下に、前記(b)(c)の製造方法を応用して前記ビアホール導体27や導体層28、半導体素子との接続用パッド29を形成したプリプレグ層用絶縁シート30a、30b、30c、30d、30eを積層し、この積層物を前記CPC用絶縁シートおよびプリプレグ層絶縁シート中の熱硬化性樹脂が硬化するに充分な温度で加熱することにより、図1に示したようなコンデンサ素子を内蔵した配線基板を作製することができる。

【0029】なお、CPC層用絶縁シート20内に配設されたコンデンサ素子26の正電極および負電極とプリプレグ層用絶縁シート30のピアホール導体27の電気的な接続を行なうために、ピアホール導体27のコンデンサ素子26との接続部および/またはコンデンサ素子26の正電極および負電極表面に熱硬化温度で溶融可能な半田を塗布しておくことによって、コンデンサ素子とピアホール導体との接続を確実に行なうことができる。

[0030]

【実施例】実施例

(1) BaTiO $_3$ 系の複数のセラミック誘電体シートの表面に、AgーPdの金属ペーストを用いて図2に示したような正極用内部電極や負極用内部電極のパターンをスクリーン印刷した。その後、それらのシートを温度 55 ℃、圧力150 kg/cm 2 下で積層密着させ、グリーンの状態でカッターを用いて切断した後、大気雰囲気1220 ℃の温度において焼成してコンデンサ素体を作製した。そして、このコンデンサ素体の外表面に、AgーPdのペーストを正電極形成部および負電極形成部 に塗布して温度 850 ℃で焼き付け、複数の正電極および負電極を具備する図2で示したような8端子の積層セラミックコンデンサを作製した。

【0031】なお、このコンデンサ素子は、-65~250 ℃における熱膨張係数が 10.2×10^{-6} /℃、寸法が $1.6\times1.6\times0.59$ (mm³)、静電容量が 0.22μ F、自己インダクタンスが80 (pH) であり、4箇所の正電極と4箇所の負電極とが形成されたも

のである。

(2) PPE (ポリフェニレンエーテル) 樹脂に対しシ リカ粉末50体積%の割合となるように、ワニス状態の 樹脂と粉末を混合しドクターブレード法により、厚さ1 50μmの複数の絶縁シートAを作製し、それらの絶縁 シートAに、炭酸ガスレーザーによるトレパン加工によ り、収納するコンデンサの大きさよりもわずかに大きい 縦1.6mm×横1.6mmのキャビティを形成した。 【〇〇32】また、同じく、炭酸ガスレーザにより、ビ アホールを形成し、そのピアホールにCu粉末などの導 電性粉末を含有する導電性ペーストを充填してビアホー ル導体を形成する。導体層と半導体素子のパンプと接続 するためのビアホール導体、およびコンデンサ素子と導 体層とを接続するためのピアホール導体として、表面に 銀をメッキした平均粒径が5 µmの銅粉末を含む導体ペ ーストを充填してピアホール導体を形成した。なお、ビ アホール導体としては、半導体素子のバンプの数に適合 して、252個のピアホール導体を形成した。

(3) A-PPE (熱硬化型ポリフェニレンエーテル) 樹脂 (硬化温度=220) 52~68体積%、ガラスクロス32~48体積%のプリプレグからなる絶縁シート Bを準備した。また、同じくプリプレグの一部に炭酸ガスレーザーによるトレパン加工によりビアホール23を形成し、そのビアホール23にCu粉末などの導電性粉末を含有する導電性ペーストを充填してビアホール導体24を形成する。

(4) 一方、ポリエチレンテレフタレート(PET)樹脂からなる転写シートの表面に接着剤を塗布し、厚さ 1 2μ m、表面粗さ 0. 8μ mの銅箔を一面に接着した。そして、フォトレジスト(ドライフィルム)を塗布し露光現像を行った後、これを塩化第二鉄溶液中に浸漬して非パターン部をエッチング除去して正極用導体層および負極用導体層を形成した。また、合わせて線幅が 20μ m、配線と配線との間隔が 20μ mの微細なパターンからなる配線回路層も形成した。

(5) そして、(3) で作製した絶縁シートBの表面に、転写シートの導体層側を絶縁シートBに30kg/cm²の圧力で圧着した後、転写シートを剥がして、導体層を絶縁シートBに転写させた。

(6)次に、(2)で作製したキャビティが形成された 絶縁シートAをコンデンサ素子の厚み分積層し、そのキャビティ内に(1)で作製した積層セラミックコンデン サチップを仮設置し、チップの周りの隙間にエポキシ樹脂40体積%、シリカ60体積%を充填して仮固定した。 (7) そして、このコンデンサ素子を収納した絶縁シートAの表面および裏面にに、(3)(4)を経て作製された導体層およびピアホール導体を有する絶縁シートBを仮積層した。

(8) そして、この積層物を220℃で1時間加熱して完全硬化させて多層配線基板を作製した。なお、加熱による樹脂の流動で絶縁シートの空隙が収縮して絶縁層とコンデンサチップとが密着しチップと絶縁層との隙間はほとんどなくなっていた。こうして全体厚みが1.2mmのコンデンサ内蔵配線基板を作製した。

【0033】そして、作製したコンデンサ内蔵配線基板に対して以下の検討を行なった。

【0034】そして、作製した基板全体の-65~25 0℃の線熱膨張係数を測定した。また、Auスタッドバンプを形成したSiチップを約60℃の加熱した基板にフリップチップ実装し、基板のパッドとSiチップ側の回路との周回した導通抵抗を測定し、導通の有無を確認した。また、配線基板全体の機械的強度をインストロン評価装置を用いて測定した。

【0035】さらに、インピーダンスアナライザを用いて、周波数1.0MHz~1.8MHzにおいて、インピーダンスの周波数特性を測定し、同時に、1MHzでのコンデンサの容量値を測定し、そして、 $f_0=1$ /(2 π (L·C) $^{1/2}$)(式中、 f_0 :共振周波数(Hz)、C:静電容量(F)、L:インダクタンス(H))に基づいて、共振周波数からインダクタンスを計算で求めた。

٠,٠٠

1.3 5

【0036】なお、この測定は、室温および熱衝撃試験300サイクル後におけるインピーダンスも測定した。また、コンデンサ素子の上面の絶縁層の厚みを表1のように変えて特性の変化を測定した。熱衝撃試験は、炭酸ガスを冷媒とし、電気ヒータを加熱源として圧力1atmのチャンパー内で-55~125℃の温度サイクルを5分毎のサイクルを100回付与した。

【0037】比較例1

実施例における(3)の熱硬化性樹脂と無機フィラーと の混合物からなる絶縁シートのみを用いて配線基板を作 製し、上記と同様の評価を行った。

【0038】比較例2

実施例において、絶縁シートA、と絶縁シートBとの配置を全く逆にし、絶縁シートBにコンデンサ素子を内蔵させる以外は、全く同様にして配線基板を作製し、上記と同様の評価を行った。

[0039]

【表1】

2															
1		miek体間(CPC)	(CPC		第24	8編件	第2起像休園(ブリナンケ)		リントンヤを製御	基板砂床	かっかんがっかったから のかを選集	2 × 2 × 2 × 2 × 2 × 2 × 2 × 2 × 2 × 2 ×	1	1 1 1 1	
ž		事権フィニー	₹.	B B () I / I	24			L					?		
	_			MINISTER A SANIK	7 747UA	t d	がきません	## ## ## ## ## ## ## ## ## ## ## ## ##	報報報報		制御知保証 実施法の	東線後の		2	**
	***	本盤本	£	X10.4C	2	Ē	x 10 4/10		4000	188					F
*	S.	۶	[1	T				2		2/. 01x	奉金子服	Ŧ	Ŧ	
		3	3	0.12	32	0.1	20.8	第188天皇	17.4	320	23.2	72	121	5	
ş	SiO2	35:	2	22.8	48	9.	17.8	第1条条件图	12.8	23.	6	# 17	:		
ಣ	SiO2	45	2	12	\$	=	17.0	W - 1 db 10 /4 m			3	9	2	3	
Ŀ	Cid	1	1		1			Mark Mark	ŝ	328	17.4	36.	118	120	
•]	200	8	6	15.5	&	<u>.</u>	17.8	第1他都共通	ć,	372	16.5	34	=	3	
9	Si Ois	E.	-	6 5 5	1	[✝		1	1		;		2	
			;	3	2	3	17.8	第二部等不能	=	381	45	4	188	Ē	
•	SiO ₂	2	0.1	82	48	0.1	6,71	新りの他は	-	368	200	;			
7	Al _z O ₃	50	5	38	1	\ 	Т		1		3	ê		ê	
		1	1		,	5	7.0	No December 18	9.6	898	17.3	35.5	118	122	
»	N N	ន	0.1	15.7	32	<u></u>	15.7	第16条件編	5.5	352	17.9	12.4	١	1	
*	SiO ₂	25	0.1	15.5		1	!	1		1	!	ŝ	•	9	
1	1	1	1	+	1	1	\neg		5.3	25	15.5	ئ	121	205	第1他後存留の名
2	ဦ	S	0.1	15. 15.15	₩	5.	17.8	第2卷卷件票	7.8	340	i i	1	:	_	
##	*印14本発明の範囲外の試験を示す	り範囲が	本版四の	**	1	1					3	224		27 27	

【0040】表1の結果から明らかなように、本発明に基づき、配線基板の表層部にプリプレグからなる絶縁層と、コンデンサ素子を内蔵する内層部を無機フィラーと熱硬化性樹脂との混合物からなる絶縁層(CPC)によって形成した本発明の配線基板は、基板の機械的強度が300MPa以上と高く、しかもフリップチップ実装が可能であった。また、コンデンサ素子によるインダクタンスの変化についても、室温での初期特性と熱衝撃試験後においても変化がなく、信頼性の高いものであった。【0041】

【発明の効果】 上述した通り、本発明によれば、コンデンサ素子などの電気素子を内蔵した配線基板において、半導体素子などを実装する表層部の絶縁層に高強度のプリプレグを用いて、また、電気素子を内蔵する内層の絶縁層に無機フィラーと熱硬化性樹脂との混合物からなる絶縁層を用いることによって、配線基板の表層部に

半導体素子をフリップチップ実装すると同時に、内層の 絶縁層にコンデンサ素子を内蔵した、低インダクタンス の多層配線基板を作製することができる。

【図面の簡単な説明】

【図1】本発明の電気素子内蔵配線基板の概略断面図である。

【図2】本発明で用いられるコンデンサ素子を説明するためのものであって、(a)は、概略斜視図、(b)は正極用内部電極のパターン図、(c)は負極用内部電極パターン図である。

【図3】本発明の配線基板における(a)第1の導体層のパターン図と、(b)第2の導体層のパターン図である。


【図4】本発明の電気素子内蔵配線基板を製造するため に工程図である。

【符号の説明】


- A 配線基板
- 1 絶縁基板
- 1a 第1の絶縁層
- 1b 第2の絶縁層
- 2 キャピティ
- 3 コンデンサ素子
- 4 半導体素子
- 5 セラミック誘電体層

- 6 a 正電極
- 6 b 負電極
- 7 a 正極用内部電極
- 7 b 負極用内部電極
- 8 第1の導体層
- 9 第2の導体層
- 10、11、17 ピアホール導体


【図1】




【図2】



【図3】



【図4】



フロントページの続き

F ターム(参考) 5E346 AA02 AA12 AA15 AA25 AA29 AA35 AA42 BB11 CC02 CC05 CC09 CC32 CC42 CC43 DD02 DD12 EE09 EE13 FF18 FF27 GG02 GG15 HH05 HH07 HH22

HH24. HH31